PCB设计高速模拟输入信号走线方式及规则

Pcb设计 高速模拟输入信号走线方法

　　线宽越宽抗干扰能力越强，信号质量越好（趋肤效应的影响）。但同时又要保证50Ω特征阻抗的要求。正常的FR4板材，表层线宽6MIL阻抗为50Ω。这个显然不能满足高速模拟输入的信号质量的要求，所以我们一般采用挖空GND02，让其参考ART03层。这样差分信号可以算到12/10，单线可以算到18MIL。（注意线宽超过18MIL再加宽就没有意义了）

　　图中高亮为绿色的CLINE为参考ART03层的单线和差分高速模拟输入。在这样做的同时还要做一些细节处理：

　　（1）TOP层模拟部分需要包地处理，如上图。需要注意的是包地铜皮到模拟输入CLINE的距离，需要做到3W，也就是铜皮边沿到CLINE的AIRGAP为线宽的两倍。根据一些电磁理论计算和仿真，Pcb板上信号线的磁场和电场主要是分布在3W范围之内的。（受周围信号干扰噪声小于等于1%）。

　　（2）模拟区域的正片层的GND铺铜也需要与周围的数字区域隔离，即所有层隔离。

　　（3）GND02的挖空处理，平常情况下我们一般是把这个区域全部挖空，这样操作比较简单，也没有什么问题。但是考虑到细节方面或者说为了做的更好，我们可以只把模拟输入走线部分的正下方挖空，当然是和TOP层一样，3W区域。这样既可以保证信号质量也能保证板子的平整度。处理结果如下图：

　　这样可以使高速模拟输入信号的返回路径在GND02层得到迅速回流。也就是模拟地回流路径变短。

　　（4）在高速模拟信号的的周围不规则的打大量的GND过孔，使模拟信号迅速回流。也可以吸收噪声。

　　Pcb设计 高速模拟输入信号走线规则

　　高速PCB信号走线的规则盘点

　　规则一：高速PCB信号走线屏蔽规则在高速的Pcb设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。

　　规则二：高速信号的走线闭环规则

　　由于Pcb板的密度越来越高，很多Pcb layout工程师在走线的过程中，很容易出现一种失误，即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。

　　规则三：高速信号的走线开环规则

　　规则二提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射。

　　时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。

　　规则四：高速信号的特性阻抗连续规则

　　高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射。也就是说，同层的布线的宽度必须连续，不同层的走线阻抗必须连续。

　　规则五：高速Pcb设计的布线方向规则

　　相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射。

　　简而言之，相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。

　　规则六：高速Pcb设计中的拓扑结构规则

　　在高速Pcb设计中，线路板特性阻抗的控制和多负载情况下的拓扑结构的设计，直接决定着产品的成功还是失败。

　　图示为菊花链式拓扑结构，一般用于几Mhz的情况下为益。高速Pcb设计中建议使用后端的星形对称结构。

　　规则七：走线长度的谐振规则

　　检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1/4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。

　　规则八：回流路径规则

　　所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。

　　规则九：器件的退耦电容摆放规则

　　退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

Pre：石英晶振与MEMS技术的结合趋势解析 Next：解析MLCC疯狂涨价：离暴跌还有多远？